招聘人数：若干人
政治面貌：不限
婚况要求：不限婚况
专业要求：电子信息工程,信息工程,信息与通信工程,电子信息,电子信息类,新一代电子信息技术（含量子技术等）,集成电路设计与集成系统,集成电路,集成电路设计,系统分析与集成,集成电路类,集成电路科学与工程,集成电路工程,计算机科学与技术,计算机类,计算机科学与技术（应用技术）,计算机技术
职责描述：
1. 负责数字集成电路的前端设计与验证，后端版图设计；
2. 负责相关的芯片测试和芯片应用支持；
3. 负责设计和测试相关文档整理和编写等工作。
任职要求：
1. 对数字电路逻辑设计有一定了解，熟悉Verilog HDL代码编写及其验证；
2. 熟悉Matlab、Modelsim、ISE、Quarter、NC_Verilog、PT、DC等一种或多种数字电路设计工具；
3. 熟悉VLSI数字电路系统前端设计流程，对逻辑综合、时序收敛、形式验证等数字前端设计方法有一定了解；
4. 有ASIC/FPGA相关设计经验.
截止日期：2025年05月31日
